Biren Technology

詳細情報

壁磊科技（Biren Technology）は2019年にAMDとMicrosoftのベテランであるZhang Wenによって上海で設立され、NVIDIA・AMD・Qualcomm・Armその他の半導体企業出身のエンジニアを含む創業チームを擁した。同社は2022年までにCICC Capital・Primavera Capital・CITIC Private Equityなどの投資家から7億ドル超のベンチャー資金を調達し、当時中国国内で最も資金力のあるAIチップスタートアップのひとつとなった。 2022年8月に発表されたBiren BR100 GPUは同社の旗艦製品であり、性能競争力のあるAIアクセラレータを構築するという技術的に野心的な試みを示した。BR100はTSMCの7nmプロセス（N7）で設計され、TSMCのCoWoS先進パッケージングで接続された2つのチップレットに770億個のトランジスタを備えた。BirenはINT8推論で256 TOPS・BF16トレーニングで128 TFLOPSの性能仕様を主張し、特定のワークロードでNVIDIAのA100と競合すると位置づけた。チップには3.2 TB/sの帯域幅を提供するHBM2eメモリが組み合わされた——こちらもTSMCパッケージング。 2022年10月のEntity Listへの掲載はBirenの技術ロードマップに壊滅的な影響を与えた。BISは2022年10月7日にBirenをEntity Listに掲載した。これはSMIC（先進ノード向け）・長江メモリ・他の中国企業を含む大規模な半導体輸出規制パッケージの一環だ。Entity Listへの掲載は、TSMCのプロセス技術・ASML EUV装置・Cadence/SynopsysのEDAツール・NVIDIAのCUDAスタックを含む米国規制技術を個別輸出ライセンスなしにBirenに供給できないことを意味し、許可は推定上否認される。TSMCは米国技術管轄下で運営されている（製造装置とIPには米国原産技術が含まれている）ため、掲載後すぐにBirenの新規テープアウトの受け入れを停止した。 Entity Listへの掲載に対するBirenの対応は中芯国際（SMIC）——中国最大の国内ファウンドリ——への転換だ。商業生産に利用可能なSMICの最先端プロセスはN+2（密度的に約7nm相当）だが、SMICはEUVリソグラフィを持たず、TSMCの7nmよりも高コスト・低歩留まりで多重パターニング液浸リソグラフィにより同等の密度を実現している。BirenのBR200チップ——BR100の後継——はSMIC N+2生産を目標としている。SMICのプロセス上の不利を考えると対TSMCファブ製チップとのパフォーマンスギャップは大きくなるが、機能するSMICファブ製BR200は依然として中国の国産GPUエコシステムにとって重要なマイルストーンとなるだろう。 Birenの状況は中国のAIチップスタートアップの構造的脆弱性を示している。Entity List掲載前、BirenはAIハードウェアにおける中国と西洋のギャップを縮小できたかもしれないチップを構築していた。掲載後、世界最先端のファウンドリから事実上切り離され、より能力の低いプロセス向けに再設計を余儀なくされた。EDAツールの依存性も重要だ：いずれも米国企業であるCadenceとSynopsysが先進チップ設計ツールの大部分を支配しており、その製品はEntity List掲載企業への輸出規制にも含まれており、SMICでさえも先進ノードでの複雑な物理設計を実行するBirenの能力を複雑化している。