Cadence

Cadence Design Systems, Inc.（NASDAQ: CDNS）はカリフォルニア州サンノゼに本社を置き、Synopsysと並ぶEDA（電子設計自動化）ソフトウェアの2大企業の一つだ。1988年にSDA SystemsとECAD, Inc.の合併で設立され、先端ノードの現代的なチップ設計を可能にするソフトウェアツールを提供する。 EDAソフトウェアは半導体サプライチェーンの不可視の基盤だ。TSMCやサムスンでチップを製造する前に、次の作業を行うEDAツールでチップを設計する必要がある：①RTL合成——ハードウェア記述言語（Verilog/VHDL）をゲートレベルのネットリストに変換；②配置配線——ダイ上の各トランジスタ・配線・スタンダードセルの配置を決定；③タイミング解析——目標クロック速度での信号伝播を検証；④物理検証——ファウンドリのPDKに対してデザインルールを確認。 Cadenceの主要ツール：Virtuoso（アナログ・混合信号設計。RF・高速I/Oに不可欠）、Genus/Innovus（デジタル合成・配置配線）、Tempus（スタティックタイミング解析）。ライセンスはシートごと・年ごとで、Cadenceの収益モデルは繰り返し型で景気後退に比較的強い。 5nm以下の先端ノードでは、量子効果・IR降下・エレクトロマイグレーション・多重パターニングをモデル化しなければならず、継続的なR&D投資が必要だ。CadenceはTSMCと各新プロセスノードのPDKを共同開発しており、プロジェクト途中でEDAベンダーを変更するコストは極めて高い。 輸出規制の重要性：2022年10月にBISは先端EDAツールを、特定の中国事業体への供給に許可証が必要な輸出規制品目に分類した。Cadenceは新たなECCRN追加により影響を受ける企業として具体的に挙げられた。この規制は中国の国内での先端チップ設計能力を標的にする——FAB装置を入手しても、EDAツールなしには中国エンジニアは7nm以下のチップを設計できない。