Cadence

Cadence Design Systems, Inc.（纳斯达克: CDNS）总部位于加州圣何塞，是与Synopsys并列的两大EDA（电子设计自动化）软件公司之一。1988年通过SDA Systems和ECAD, Inc.合并成立，提供先进节点现代芯片设计不可缺少的软件工具。 EDA软件是半导体供应链的隐形基础。在台积电或三星制造芯片之前，必须使用EDA工具设计芯片：①RTL综合——将硬件描述语言（Verilog/VHDL）转化为门级网表；②布局布线——确定裸片上每个晶体管、导线和标准单元的位置；③时序分析——验证信号在目标时钟频率下的正确传播；④物理验证——对照晶圆厂工艺设计套件（PDK）检查设计规则。 Cadence旗舰工具包括：Virtuoso（模拟和混合信号设计，对RF和高速I/O至关重要）、Genus/Innovus（数字综合和布局布线）和Tempus（静态时序分析）。按席位、按年授权，使Cadence的收入模式具有周期性且相对抗衰退。 在先进节点（5nm以下），EDA工具必须建模量子效应、IR压降、电迁移和多重图案化——都需要持续的研发投入。Cadence与台积电为每个新工艺节点共同开发工艺设计套件（PDK），产生深度整合，使项目中途更换EDA供应商代价极高。 出口管制意义：2022年10月，BIS将先进EDA工具列为向特定中国实体供应需要许可证的出口管制项目。Cadence被具体点名为受新增ECCN（出口管制分类编号）影响的公司。该限制旨在针对中国在国内设计先进芯片的能力——即使中国获得了晶圆厂设备，没有EDA工具，中国工程师也无法设计7nm以下的芯片。