Cadence

Cadence Design Systems, Inc.（納斯達克: CDNS）總部位於加州聖荷西，是與Synopsys並列的兩大EDA（電子設計自動化）軟體公司之一。1988年通過SDA Systems和ECAD, Inc.合併成立，提供先進節點現代晶片設計不可缺少的軟體工具。 EDA軟體是半導體供應鏈的隱形基礎。在台積電或三星製造晶片之前，必須使用EDA工具設計晶片：①RTL合成——將硬體描述語言（Verilog/VHDL）轉化為閘級網表；②佈局佈線——確定裸片上每個電晶體、導線和標準單元的位置；③時序分析——驗證信號在目標時鐘頻率下的正確傳播；④物理驗證——對照晶圓廠製程設計套件（PDK）檢查設計規則。 Cadence旗艦工具包括：Virtuoso（類比和混合信號設計）、Genus/Innovus（數位合成和佈局佈線）和Tempus（靜態時序分析）。按席位、按年授權，使Cadence的收入模式具有週期性且相對抗衰退。 出口管制意義：2022年10月，BIS將先進EDA工具列為向特定中國實體供應需要許可證的出口管制項目。Cadence被具體點名受新增ECCN影響。該限制旨在針對中國在國內設計先進晶片的能力——即使中國獲得了晶圓廠設備，沒有EDA工具，中國工程師也無法設計7nm以下的晶片。